AMD FPGA设计优化宝典:面向Vivado/SystemVerilog 封面

AMD FPGA设计优化宝典:面向Vivado/SystemVerilog

分类
理论知识
作者
阅读量
1 次
上架
资源
在线阅读
暂无评分
1 次阅读
鸠摩网盘查找 Z-Library 查找

快速回答

《AMD FPGA设计优化宝典:面向Vivado/SystemVerilog》(高亚军) 本书以Xilinx公司 7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础,介绍了与之匹配的RTL代码风格(采用SytemVerilog语言)和基于Vivado的设计分析方法。全书共10章内容,包括了时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法,也包含扇出和布线拥塞的优化方法。本书可供电子工程领域的本科高年级学生和研究生阅读,也可供FPGA工程师和自学者参考。 本书可供电子工程领域内的本科高年级学生和研究生学习参考

作品简介

本书以Xilinx公司 7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础,介绍了与之匹配的RTL代码风格(采用SytemVerilog语言)和基于Vivado的设计分析方法。全书共10章内容,包括了时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法,也包含扇出和布线拥塞的优化方法。本书可供电子工程领域的本科高年级学生和研究生阅读,也可供FPGA工程师和自学者参考。 本书可供电子工程领域内的本科高年级学生和研究生学习参考,也可供FPGA工程师和自学者参考使用。

内容简介

本书以Xilinx公司 7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础,介绍了与之匹配的RTL代码风格(采用SytemVerilog语言)和基于Vivado的设计分析方法。全书共10章内容,包括了时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法,也包含扇出和布线拥塞的优化方法。本书可供电子工程领域的本科高年级学生和研究生阅读,也可供FPGA工程师和自学者参考。 本书可供电子工程领域内的本科高年级学生和研究生学习参考,也可供FPGA工程师和自学者参考使用。

书评 0

暂无书评,登录后可写下第一条阅读感受。